ANALYSE ET SYNTHÈSE D’UN UART EN VHDL

dc.contributor.authorTaibi, Souad
dc.contributor.authorEnca/ Ballouti, Adel
dc.date.accessioned2023-09-12T11:46:59Z
dc.date.available2023-09-12T11:46:59Z
dc.date.issued2023-07-16
dc.description.abstractLe VHDL est un langage de description matériel utilisé pour développer des circuits numériques en décrivant leur fonctionnement et leur architecture de manière rigoureuse. Il est utilisé pour simplifier la création de circuits, qu'ils soient simples ou complexes. Dans le contexte de la transmission série asynchrone, un circuit intéressant est présenté. Avant d'explorer ce circuit, il est important de définir la transmission série et ses différentes classes, ainsi que la norme RS-232. Ensuite, la structure interne de l'UART est expliquée, et les concepts fondamentaux nécessaires au VHDL sont rappelés. Enfin, les parties essentielles de l'UART, telles que l'émetteur, le récepteur et le générateur de vitesse, sont décrites en utilisant le VHDL.en_US
dc.identifier.urihttps://depot.univ-msila.dz/handle/123456789/40790
dc.language.isofren_US
dc.publisherUniversity of M'silaen_US
dc.titleANALYSE ET SYNTHÈSE D’UN UART EN VHDLen_US
dc.typeThesisen_US

Files

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
ANALYSE ET SYNTHÈSE D’UN UART EN VHDL.pdf
Size:
1.14 MB
Format:
Adobe Portable Document Format
Description:

License bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description:

Collections